Cadence推出設計收斂新方案 全晶片同步優化簽核速度提升十倍

作者: 黃繼寬
2022 年 10 月 13 日
益華電腦(Cadence)宣布推出全新的Certus設計收斂解決方案(Closure Solution),以應對晶片層級設計在尺寸及複雜性上所面臨日益增長的挑戰。Certus解決方案可自動作業,同時加速設計時程,整個設計收斂週期...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

新思Tweaker ECO助攻 群聯晶片設計週期大幅縮短

2022 年 04 月 21 日

Cadence/聯電攜手開發22奈米ULP與ULL製程認證

2021 年 07 月 14 日

西門子推出Symphony Pro平台 擴展混合訊號IC驗證功能

2022 年 07 月 22 日

提高原型板設計/偵錯效能 思源EDA獻計

2011 年 05 月 26 日

台捷推動半導體合作 技術/人才交流創造雙贏

2023 年 12 月 01 日

Cadence工具襄助創意電子成功完成3DIC投片

2024 年 01 月 12 日
前一篇
專訪u-blox業務開發經理劉彥呈 進階L3車用定位精度跨入1公尺內
下一篇
功率電晶體市場規模連六年創新高